编程其它

Modelsim SE是一个非常不错的HDL语言仿真软件，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。是FPGA/ASIC设计的首选仿真软件。

软件介绍

Modelsim是由Mentor Graphics公司开发的一款专业HDL语言仿真软件，采用先进的仿真技术、编译技术和tcl/tk技术，让用户可以快速进行语言仿真。该软件具有高级代码覆盖率高、调试环境直观、仿真效率高等特点，可以全面支持VHDL和Verilog语言的IEEE 标准，支持C/C++功能调用，并采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段。

软件特色

1、统一的混合语言模拟引擎，易于使用和性能

2、Verilog的原生支持，用于设计的SystemVerilog，VHDL和SystemC，用于有效验证复杂的设计环境

3、快速调试，易于使用，多语言调试环境

4、高级代码覆盖和分析工具，可实现快速覆盖范围

5、交互式和后期模拟调试可用，因此两者都使用相同的调试环境

6、强大的波形比较，便于分析差异和错误

7、统一覆盖数据库，具有完整的交互式和HTML报告和处理功能，可以在整个项目中理解和调试覆盖范

8、与HDL Designer和HDL Author相结合，可实现完整的设计创建，项目管理和可视化功能

安装方法

1、下载安装包，解压缩并运行安装，点击下一步

2、选择软件安装位置，可自行更换安装路径

3、弹出提示，是否创建目标目录，点击是

4、阅读软件许可协议，点击同意

5、正在安装中，请耐心等待一会

6、自行选择是否创建桌面快捷方式

7、是否添加到系统环境变量

8、在安装的最后，不要安装Key Driver，点击否

9、安装成功，点击完成退出软件安装向导

10、将MentorKG.exe、patch64_dll.bat复制到软件安装目录下，双击patch64_dll.bat运行

11、将生成的许可证另存为LICENSE.TXT，保存在软件安装目录下

12、创建系统环境变量

变量名：MGLS_LICENSE_FILE

变量值：LICENSE.TXT的路径

13、安装破解完成，运行Modelsim SE-64 10即可免费使用了

常见问题

1、直接将用VerilogHDL编写的128分频器程序count128.v设置为工程的顶层设计文件，编译失败？

快速建立了一个只有一个器件的电路图文件：Msim.bdf,将输入输出信号直接引出来，并将其设为顶层文件，编译通过

2、编译通过后进行仿真，仿真失败？

原因是：已经设定仿真语言为Verilog HDL

解决方法：用手工重新写了一段Verilog HDL语言的顶层设计文件MSim.V。编译通过，并且仿真正常

3、波形加载慢的问题解决办法？

方法一：先仿真1ms，然后zoom full一次，在此基础上再跑1ms，再zoom full，依此类推跑到10ms，这时再zoom full就很快地完成了。我猜原因是前面的9次zoomfull建立了一些缓存数据，以供第10次使用，所以变快了

方法二：变化频率最大的信号删除掉，通常情况下，变化频率最大的信号是时钟信号，如果一定要保留，那么可以将该信号的format设为literal，或者event，如果format是logic，将严重拖慢画波形的速度。设置的方法是在波形信号处点击右键，选择format->literal